BEST AVAILABLE COPY

SEMICONDUCTOR MEMORY DEVICE

62-52798 (A) (43) 7.3.1987 Appl. No. 60-192813 (22) 30.8.1985 (11)


(21)

(72) KAZUO KOBAYASHI(2) MITSUBISHI ELECTRIC CORP

Int. Cl. G11C17/00

PURPOSE: To facilitate the confirmation of write in a page mode and to reduce data from prescribed number of storage cells out of plural storage cells are equal with either of all binary and confirming the write and the erase of the the area of a write/erase confirming circuit by detecting whether read out

to a NAND gate 4, and the NAND gate 4 decides whether all of the readout of CONSTITUTION: A readout data Ri read out from a sense amplifier 2 is given data of one byte is "1" or not. The output signal H of the NAND gate 4 is The Y address transfer control circuit 7 stores the address of an input data circuit 6, a Y address transfer control circuit 7 and a timer 8 are provided. including "0", performing a readout with the address and the timer 8 counts given to a write/erase control circuit 6. Relating to the write/erase control a time for the operation of the write/erase control circuit 6.



5: data latch, c: outside 1: I/O buffer, 3: NAND gate a:

⑲ 日本 国 特 許 庁 (j P)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-52798

(1) Int, Cl. 4

識別記号

庁内整理番号

母公開 昭和62年(1987)3月7日

G 11 C 17/00

101

6549-5B

客査請求 未請求 発明の数 1 (全 7 頁)

②特 顋 昭60-192813

❷出 顋 昭60(1985)8月30日

砂発 明 者 小 林 和 男

男 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

砂発 明 者 寺 田

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

位 発明者 中山

武 志

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

切出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代 理 人 弁理士 大岩 增雄 外2名

明 郑 章

1. 発明の名称

半導体配質頻整 2、特許回求の値囲

(1) 複数の記憶無子を含み、アドレス信号 によって選択された記憶素子へのデータの包込み および将去が可能な半導体記句転倒であって、

前記複数の記憶及子のうち、予め定める数の記憶原子からの設出データがすべて2箇のうちの一方のほと同じであるか否かを検出して、データの 西込みおよび弱去を確認する確認手段を超えた、 半時体記憶被図。

(2) 飲配的医手段は、飲配袋出データを1 パイトとして、それらがすべて2質のうちの一方の簡と同じであるか否かに応じて、データの質込みおよび消去を確認するようにした、特許疑求の. 健囲祭1項記数の半数体記憶装置。

(3) 前記確認手段は、

前記予め定める記憶案子に哲込むべき入力データに、前記2値のうちの姓方の娘を含むか否か

、を執出する検出手段と、

対記検出手段からの検出出力に応じて、 対記2 2 値のうちの他方の 値を含む 前記入力データ のアドレスをストアするアドレスストア手段を含む、特許請求の範囲第 1 項または第 2 項記載の半導体記憶接置。

3. 発明の詳細な説明

[彦菜上の利用分野]

この発明は半切体記憶観図に関し、特に、5Vの中一知額を用いてデータの色込みおよび消去が可能なEEPROMのような半均体記憶器で関する。

【従来技術の説明】

EEPROMは、電気的に担込み/機去が可能な不知発性メモリであって、一般に、そのメモリトランジスタは、短荷を替えるために、即置体に囲まれた顔域をその内部に含み、各種環荷の正負によって情報の不可発な記憶を交換している。このを視された環荷の正負により、メモリトランジスタのしまい個Vthが異なることを利用して、成

る質位をメモリトランジスタに与えたときに扱れる質数をセンスアンプで増越し、メモリトランジスタのON/OFFを検知して、質問の説出しを行なう。

以下、メモリトランジスタに負の包荷が移和されて、しきい値Vthが正である状態を調査状態とし、保報"1"が記憶されているものとし、メモ

ト11は1ビットの国込み/嗣去が完全であるかを反転するものである。 X O R ゲート 1 1 からの出力 E i は N O R ゲート 2 5 に 与えられる。 このN O R ゲート 2 5 は 1 バイトの 日込みが完全であるかるかを刊定するためのものであり、その出力 K は 2 込み / 満去 訓 節 回路 6 に 与えられる。 この出 込み / 消去 訓 節 回路 6 に 与えられる。 この 出 込み / 消去 訓 節 回路 6 は 也 込み / 消去 の 切 過え で の ひ 込み / 消去 訓 節 回路 6 か ら 出力 個 月 J が 前 述の N A N D ゲート 1 0 の 他 方 入 力 切 に 与 え ら れ 述の N A N D ゲート 1 0 の 他 方 入 力 切 に 与 え ら れ

この出力信号 J は、色込サイクルの最初において、"〇"となり、満去が確認されたときに"1"となる。また、色込み/満去例別即路6から出力は月 C を前述のN O R ゲート12に与える。この出力は月 C はメモリセルからの説出データを比較するときに"〇"となる。また、色込み/賞去別回四番6からレディ/ビジー信号はメモリセルに正しいデータの凸込まれたことが確認されたときに、"〇"

リトランジスタに正の定なが設用されて、しきい 歯V(hが負である状態を書込状態とし、質報"〇" が見切されているものとする。

第4回は従来のEEPROMの自込/複去網路 回路を示すフロック図である。

第4個において、1/Oバッファ1はデータ入出力部であって、入力データDiをデータラッチ9に与える。データラッチ9は入力データDiをラッチするものである。データラッチ9にラッチされた出力は、入力データを反転したデータDIを出力する。このデータ出力DiはNANDゲート10の一方入力増に与えられる。

センスアンプ 2 はメモリセル (図示せす) からの 鉄出データ を 類似する もので ある。 センスアン プ 2 で 単幅された 鉄出データ R i は X O R ゲート 1 1 の一方入力 類に与えられる。この X O R ゲー

から"1"に反転する。

次に、第4図に示した従来の包込み/海去電認 回路の動作について説明する。

特開昭62-52798 (3)

他のピットの消去が完全であり、铰出データRIが"1"であって、XORゲート11の出力EIが"O"であっても、NORゲート12の出力 BIは"O"となる。このとき、消去動作とその確認を提送すこととする。なお、NORゲート12は、EOないしE7の比較時のみイネーブルになっている。すなわち、数104秒のデータサイクルの関、書込み/滑去解揮回路6からの信号Cは"O"になり、その間に設出データRIと入力データDiとの比較を行なう。

ويهم والأدروس

147.6689.5

各ピットの消去が完全であって、各ピットからの決出データRIがすべて"1"になったときには、各ピットからの借号EIがすべて"0"となり、NORゲート12の出力が"1"となる。このとき、出力进号Jを反転し、"1"とする。こうして、当該1パイトの全ピットが消去状態"1"であることの確認を行なう。

次に、"O"書込サイクルとなるが、入力データ Di が各ピットとも"1"のとき、書込みをする必要はない。入力データ DI は"O"のため、

出力 Ei も " O " となる。各ビットの X O R ゲート 1 1 の出力 E I が " O " となれば、 N O R ゲート 1 2 の出力 K は " 1 " となって、データ比較サイクルが終了したとき、レディンピジー 個号は " 1 " となり、" O " 健込サイクルが終了し、このパイトの確込サイクルを終了する。

[発明が解決しようとする問題点]

世来の書込み/商去産区四路は、上述のごんでした。 ではなって、データラッチ9、NAトロので、データラッチ9、NAトロのので、データラッチ9、NAトロのので、データラッチ9、NAトロののでは、16パイトのもいでは、10元では

それゆえに、この発明の主たる目的は、信頼性を損なうことなく、 直込み/満去の確認する 機能と、 裏込みの終了を知らせる信号を出力する 機能とを有し、 店集後化しやすい半導体記憶被置を提

NANDゲート10の出力は"1"のままであり、 設出データRIは"1"であるから、XORゲート11の出力EIは"0"となり、NORゲート 12の出力Kは"1"となる。データ比較サイク ルの转了時に、信号Cが"1"になったとき、レ ディ/ビジー信号を"1"として、このパイトの 動込サイクルを終了する。

一方、入力データ D I が " O " のとき、入力データ D I は " 1 " となり、NAND ゲート 1 O のとかいな。メモリセルは第五状症のある。メモリセルは第五状症のある。メモリセルは第五状症のある。スピーク I 2 の出力 K は " 1 " となり、NOR ゲート 1 2 の出力 K は " O " となる。次に、参り、トラス 財 即回路 6 からの 信号 C が " 1 " になって、プータ 比較 サイクルが 終了したとき、レディンサイクルを開始する。

メモリセルに高敞圧が印加され、"O" 導込みが完全に行なわれた彼は、メモリセルからの改出データR1 は"O"となり、XORゲート 7 1 の

供することである。

[問題点を解決するための手段]

この発明に係る半導体配管設置は、複数の記憶 落子のうち予め定める数の記憶業子からの適出デ ータがすべて2度のうちの一方の値と同じである か否かを検出し、それによってデータの審込みお よび満去を確認するようにしたものである。

[作用]

この発明に係る半導体記憶観望は、露込み/消 去の程謀を、各記憶業子からの映出データがすべて 2 値のうちの一方の値と同じであるか否かに応 じて実行するものである。

[実施假]

第1 図はこの発明の一実場例を示すプロック圏である。この第1 図に示す」/ 〇パッファ 1 とセンスアンプ 2 と B 込み / 選去制 脚回路 6 は 前 並 の 第 4 図に示した ものと同じものが用いられる。」 / 〇パッファ 1 に入力された入力データ D i は N A N D ゲート 3 に与えられる。この N A N D ゲート 3 に 4 スカデータがすべて * 1 * かる

かを判定するものである。このNANDゲート3の出力Fはデータラッチ5に与えられる。データラッチ5はペーシロ込みの点初に"1"をストアし、入力データが"0"を含むときに"0"をストアするように口威される。データラッチ5の出力Gは口込み/設去切り四路6に与えられる。また、凸込み/設去切り四路6からデータラッチ5に初切化するための初別化復号!が与えられる。

を計録するものである。

切 2 回はこの発明の一文的間を用いた半り休息 紅枝口の全体の料成の一般を示すプロック図であ る。日2因において、メアドレスはメアドレスバ ッファ31を介してXアドレスラッチ32にラッ チされ、メデコーダ33に与えられる。メデコー ダ33はメモリセルアレイ34のX方面のアドレ スを沿定するものである。また、前途の只1回に 示したYアドレスほ遊餅切回路7にストアされて いるアドレスはYアドレスラッチ35にラッチさ れ、Yアドレスバッファ36を介してコラムデコ - ダ3 7 に与えられる。コラムヂコーダ3 7 は Y アドレスに益づいてコラムをデコードし、コラム ラッチ38に与える。メモリセルアレイ34は、 このコラムラッチ38にラッチされたコラムと前 近のメデコーダ33からのデコード出力に基づい て、アドレス指定される。

知3回はこの発明の一交換例の助作を説明する ためのフローチャートである。

次に、日1回ないし祭3回をり戻して、この発

明の一交節例の具体的な助作について限明する。

ページモード自込みでは、 X アドレスをホールドした状態で、 1 ページ分のデータがそれぞれコラムラッチ 3 8 にストアされる。その後、 メモリセルアレイ 3 4 へのデータの回込みがなされる。 対者を外部口込みと称し、 限者を内部口込みと称する。

外部口込みでは、タイマ8からの留号18によって200µ時の開回に行なう。すなわちに"1"をのサイクルの最初に、データラッチ5に"1"をストアする。その般、入力したデータDIト3に入力する。NDゲート3に入力する。NDゲート3に入力する。NDゲート3に、でのデータが"1"であるかいると
を、"0"を出力して、データを5に、ラッチする。しかし、NANDゲート3は入力されたデータのように、データがすを定えない。このデータは0からに与えられる。

□込み / 附去 例 切 回 留 6 は、データラッチ 5 か ら の 佰 号 G に 昼 づ い て、 データラッチ 5 に * 0 * が スト ア さ れ て い れ ば、 そ の と き の Y ア ド レ ス を Y ア ド レ ス 伝 送 図 卸 回 路 7 か ら Y ア ド レ ス ラ ッチ 3 5 に 広 送 し 、 そ れ を ラ ッチ さ せ る。 こ れ を 2 0 0 ル 秒 の 間 収 返 し 、 1 ペー ジ の データ を コ ラ ム ラ ッチ 3 8 に ストア す る 。

このようにして、1 ベージのデータがすべて
"1"であるがあるいは"0"を含むかについて、
内の口込みの Q 接にデータラッチ 5 にラッチされ
た 頃によって 判定できる。つまり、 データラッチ
5 の出力 G が "1"であれば、1 ベージのデータ
は すべて "1"であり、"0"であれば、1 ベージのデータは "0"を含んでいる。そして、1 ベージ中の "0"を含むパイトのうち、 恩初に入力
したデータのアドレスが別に Y アドレスラッチ 3
5 にストアされている。

次に、200 u がの期回の終了とともに、内部 ほ込モードに入る。このモードでは、メモリセル アレイ34への日込みがなされるので、以った日

特開昭62-52798 (5)

もし、NANDゲート4の出力が"1"であって、 演去が完全に行なわれており、データラッチ 5 の出力 G が"1"のときには、入力データがすべて1"であるので、レディブビジー個号を"1" にして、 3 込みを終了する。 データラッチ 5 の出

上述のことく、この発明の一次復例においては、 "O"の改込みを、1 バイトのうち 1 ビットが "O"に変わったことで確認することとなる。

なお、上述の説明では、NANDゲート3、 4 を用いるようにしたか、ANDグートを用いるようにしてもよい。


[発明の効果]

以上のように、この発明によれば、複数の配偶 素子のうち予め定める数の配復療子からの鉄出データがすべて2歳のうちの一方の値と同じである か否かを検出して、データのよみおよび消去を


確認するようにしたので、ページモードにおける 電込みの確認を容易にでき、かつ自込み/消去費 器回路のチップに占める値覆も少なくすることが できる。


4. 四面の簡単な説明

図において、1は1/〇パッファ、2はセンスフンプ、3,4はNANDゲート、5はデータラッチ、6は個込み/讃去制節回路、7はYアドレス 感送制 難回節、8はタイマ、31はX アドレスパッファ、32はX アドレスフレイ、35はYアドレスパッファ、37はロランチ、36はYアドレスパッファ、37はコラムデコーダ、38はコラムラッチを示す。



特開昭62-52798(6)





手 統 補 正 **容**(良発) 昭和⁶¹ 年 月 4

特許庁長官殿

1.事件の表示

特願昭 60-192813号

2. 発明の名称

半導体記憶装置

3: 補正をする者

事件との関係

特許出願人

住 所 名 称 東京都千代田区丸の内二丁目2番3号

(601) 三菱電機株式会社

4.代 理 人 住 所

氏 名

東京都千代田区丸の内二丁目2番3号


三菱草版株式会社内

(7375) 弁理士 大 岩 增 雄

7) 升柱工 大 岩 曜 雄 (連絡先03(213)3421特許部)







特開昭62-52798 (ア)

5. 瀬正の対象

明細書の発明の詳細な説明の概

- 6. 補正の内容
- (1) 明報報第4 頁第13 行ないし第14 行の「データラッチ9 にラッチされた出力は、」を「データラッチ9 は、」に訂正する。
- (2) 明朝書第5頁第2行の「反転する」を「利足する」に訂正する。
- (3) 明報を第5頁第3行および第4行の「NORゲート25」を「NORゲート12」に 訂正する。
- (4) 明相書第6頁第4行ないし第5行の 「チップイネーブル(CE)およびライトイネー ブル(WE)」を「チップイネーブル信号(CE) およびライトイネーブル信号(WE)」に訂正す る。
- (5) 明報書第6頁第7行の「WE」を「WE」を「WE」を「WE」を可定する。
- (6) 明報書第6頁第12行の「DI」を 「Di」に訂正する。

3 からのデコード出力に基づいて、アドレス協定 される。

- (10) 明報報第13貨第9行の「200μ 秒」を「たとえば200μ秒」に訂正する。
- (111) 明報複第14頁第1行ないし第5行の「暫込」選去制御回路6は、…それをラッチさせる。」を下記の文章に訂正する。

幺

度込 / 海 去 制物 回路 6 は、 データラッチ 5 からの 信号 G に 基 づいて、 データラッチ 5 に " 0 " がストアされていれば、そのときの Y アドレスを Y アドレス 転送制 節回路 7 によって、 Y アドレス パッファ 3 6 を介して Y アドレスラッチ 3 5 に 転送し、それをラッチさせる。

- (12) 朝報書解16頁第3行の「別に」を 「Yアドレスラッチに」に訂正する。
- (13) 明報書第16頁第6行の「その入力 が」を「その後出データR」が」に訂正する。
- (14) 明報書第16頁第7行の「入力のすべて」を「RIのすべて」に訂正する。

- (7) 明確論第7頁第20行および第8頁第 8行ないし第9行の「入力データD!」を「データラッチ9の出力D!」に訂正する。
- (8) 明報書第11頁第18斤の「ストアし」 を「ストアさせ」に訂正する。
- (9) 明朝書第12頁第8行ないし第17行の「また、前述の…アドレス指定される。」を下記の文章に訂正する。

22